

501, 774

(12)特許協力条約に基づいて公開された国際出願

Rec 6 PCT/PTC 20 JUL 2004

(19) 世界知的所有権機関  
国際事務局



(43) 国際公開日  
2003 年 7 月 31 日 (31.07.2003)

PCT


(10) 国際公開番号  
WO 03/063335 A1

- (51) 国際特許分類: H03B 5/32 (72) 発明者; および  
(75) 発明者/出願人 (米国についてのみ): 桜井 保宏 (SAKURAI, Yasuhiro) [JP/JP]; 〒188-8511 東京都 西東京市 田無町 6 丁目 1 番 1 2 号 シチズン時計株式会社内 Tokyo (JP).
- (21) 国際出願番号: PCT/JP03/00422
- (22) 国際出願日: 2003 年 1 月 20 日 (20.01.2003)
- (25) 国際出願の言語: 日本語 (74) 代理人: 大澤 敬 (OSAWA, Takashi); 〒170-0013 東京都 豊島区 東池袋 1 丁目 2 0 番 2 号 池袋ホワイトハウスビル 8 1 8 号 Tokyo (JP).
- (26) 国際公開の言語: 日本語 (81) 指定国 (国内): CN, KR, US.
- (30) 優先権データ: 特願2002-11998 2002 年 1 月 21 日 (21.01.2002) JP (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, SE, SK, TR).
- (71) 出願人 (米国を除く全ての指定国について): シチズン時計株式会社 (CITIZEN WATCH CO., LTD.) [JP/JP]; 〒188-8511 東京都 西東京市 田無町 6 丁目 1 番 1 2 号 Tokyo (JP). 添付公開書類:  
— 国際調査報告書

[続葉有]

(54) Title: TEMPERATURE COMPENSATION TYPE OSCILLATOR

(54) 発明の名称: 温度補償型発振器



(57) Abstract: A temperature compensation type oscillator comprising an oscillating circuit (20), a temperature determining circuit (18), and a temperature compensating circuit (30) for keeping, based on a temperature determination signal from the temperature determining circuit (18), the frequency of an output signal from the oscillating circuit (20) at an approximately constant value, wherein a selecting circuit (40) is provided that selects whether to enable or disable the temperature compensating function of the temperature compensating circuit (30). In this way, under the condition that a quartz member, IC chips and so on are disposed in the package, the temperature compensating function of the temperature compensating circuit (30) is disabled, and the oscillating circuit (20) is activated to precisely adjust the temperature characteristic of the quartz member itself, and thereafter, operations of preparing and storing compensation data into a memory can be subsequently performed.

[続葉有]

WO 03/063335 A1



2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

---

(57) 要約:

発振回路(20)と温度検出回路(18)と、その温度検出信号に基づいて発振回路(20)の出力信号の周波数を略一定値に保つための温度補償回路(30)とを備えた温度補償型発振器であり、その温度補償回路(30)の温度補償機能を有効状態にするか又は無効状態にするかを選択する選択回路40を設ける。それによって、パッケージ内に水晶片とICチップなどを実装した状態で、温度補償回路(30)の温度補償機能を無効状態にし、発振回路(20)を動作させて水晶片自体の温度特性を正確に調整し、その後、補償データの作成してメモリに記憶させる作業も続けて行うことができる。

## 明 細 書

## 温度補償型発振器

## 技 術 分 野

この発明は、周囲温度の変化に係わらず出力信号の周波数を略一定に保つようにした温度補償型発振器に関し、特にその温度補償機能を無効状態にすることも可能にした温度補償型発振器に関する。

## 背 景 技 術

温度補償型発振器（TCXO）は種々の分野で使用されているが、近年携帯電話機等の携帯用移動通信機器に多用されている。この種の温度補償型発振器は一般に、10MHz帯のATカット水晶片（振動子）を振動源として発振回路を構成し、これに何らかの周波数可変手段を用いた温度補償回路を設け、ATカット水晶片の3次曲線の温度特性を打ち消すことにより発振周波数を安定化させるようにした水晶発振器が多用されている。

そして、その温度補償回路の構成により、アナログ温度補償型発振器とデジタル温度補償型発振器とに大別される。

この種の温度補償型発振器に対しては、発振出力信号の安定性ととともに、小型軽量化と低価格化が求められている。

超小型の表面実装用温度補償型発振器のパッケージ構成例を第8図に示す。

この温度補償型発振器は、パッケージ本体11と溶接リング12とカバー13とによってパッケージ（容器）10を構成しており、その内部に水晶片（振動子）15と、後述する発振回路および温度補償回路を構成するMOS型のIC（集積回路）チップ16と、チップ容量等の回路素子17を取り付けて密封している。

この温度補償型発振器の回路構成は第9図に示すようになっている。発振回路20は、水晶片15とインバータ21と帰還抵抗22とを並列に接続し、その両接続点をそれぞれ直流カット容量Cc、Cdと発振容量である電圧制御型可変容量（コンデン

サ：capacitor) 23, 24を介して接地して、インバータ発振回路を構成している。

そして、インバータ21の出力側の接続点から発振出力に基く信号を出力する出力線25を引き出し、出力端子26に接続している。なお、振動子として水晶片15に代えて他の圧電素子を用いることも可能である。

さらに、この発振回路20における水晶片15の近傍の温度状態をサーミスタ等によって検出する温度検出回路18と、その温度検出回路18からの温度検出信号に基いて発振回路20の出力線25に出力される信号の周波数を一定に保つための温度補償回路30とを設けている。

その温度補償回路30は、温度補償を行うための補償データを記憶する補償データ記憶回路（不揮発性メモリ）31と、その補償データと温度検出回路18からの温度検出信号とに基いて制御電圧を発生するD/A変換回路32とからなる。

そして、そのD/A変換回路32から出力する制御電圧を、発振回路20に設けた抵抗R1, R2を介してそれぞれ各電圧制御型可変容量23, 24の正極側（直流カット容量Cc, Cdとの各接続点）に印加し、その電圧に応じて各電圧制御型可変容量23, 24の発振容量を変化させる。それによって、発振回路20の発振周波数を制御して出力信号の周波数を略一定に保つようにする。

このような温度補償型発振器において、水晶片15およびICチップ16内に形成される発振回路20は、製造上のバラツキ等によって全てを完全に同一に作ることはできないため、それぞれ異なる温度一周波数特性を有してしまう。したがって、全ての発振回路20を同一の基準によって温度補償することはできない。

そのため、個々の発振回路毎に異なる補償データを作成して補償データ記憶回路31に記憶させることが必要になる。しかし、水晶片15の特性のバラツキが大きいと補償しきれなくなるので、予め水晶片15の特性をできるだけ揃えるように調整する必要がある。

そこで、従来は次のようなステップで調整作業を行っていた。

①パッケージ（第8図のパッケージ本体11）内に水晶片15等の圧電素子だけを

実装する。

②パッケージを基準温度（一般に室温：25℃）に保ち、ネットワークアナライザなどでその圧電素子の共振周波数をモニタしながら、イオンビーム等で圧電素子表面の電極膜を除去して所望の周波数になるように調整する。

③パッケージに発振回路および温度補償回路を構成するICチップを実装する。

④パッケージを複数の温度状態にさらし、その各温度状態で発振周波数を測定して、所望の発振周波数 $f_0$ との差を測定する。

⑤その測定値に基づいて温度補償データを作成し、それをICチップの補償データ記憶回路（不揮発性メモリ）に書き込む。

このように、従来の温度補償型発振器の調整方法では、水晶片等の圧電素子の特性を調整する際には、発振回路を構成するICチップは実装せず、ネットワークアナライザなどで外部から圧電素子を共振させてその共振周波数をモニタし、その周波数が所望の値になるように圧電素子表面の電極膜を除去していた。

そのため、パッケージにICチップも実装して圧電素子とともに発振回路を構成して発振動作をさせた時の発振周波数と、予め調整した共振周波数との間にずれが生じてしまうという問題があった。しかも、調整ステップも多くなり、調整コストが余分ににかかっていた。

そこで、パッケージ内に圧電素子とICチップを実装して発振回路を動作させ、その発振周波数をモニタして、室温での圧電素子の共振周波数の調整とその後の補償データの作成とを、実際の使用状態に近い状態で続けて行なえるようにすることが考えられるが、その場合、温度補償回路も動作してしまう。しかも、温度補償データ記憶回路には初期状態では補償データは記憶されていないが、それを記憶するためのレジスタの各ビットが全て“0”になっている場合と、全て“1”になっている場合とがあり、初期値が判らない。そのため、水晶片等の圧電素子の共振周波数を適切に調整することができず、その後の補償データの作成も適切にできないという問題がある。

## 発 明 の 開 示

この発明は、このような問題を解決するためになされたものであり、パッケージ内に水晶片等の圧電素子とＩＣチップなどを実装して温度補償型発振器を構成した状態で、その発振回路を動作させて圧電素子自体の温度特性を正確に調整できるようにし、且つその後の補償データの作成とそれを補償データ記憶回路に記憶させる作業も、続けて適切に行なえるようにし、温度補償型発振器の調整工程の簡素化と高精度化を図ることを目的とする。

そこでこの発明は、温度変化に伴って発振周波数が変化する発振回路と、その発振出力に基いて信号を出力する出力線と、発振回路近傍の温度状態を検出する温度検出回路と、その温度検出信号に基づいて上記出力線に出力される信号の周波数を略一定値に保つための温度補償回路とを有する温度補償型発振器において、上記の目的を達成するため、温度補償回路の温度補償機能を有効状態にするか無効状態にするかを選択する選択手段を設けたものである。

さらに、上記回路と前記出力線との間に可変分周回路を設け、上記選択手段は、上記温度補償回路の温度補償機能を有効状態にする場合には、その温度補償回路に、上記可変分周回路の分周比を上記温度検出回路によって検出される温度に依存して変化させるようにし、その温度補償機能を無効状態にする場合には、上記分周回路の分周比を所定の値に固定する手段を有するようによい。

これらの温度補償型発振器において、上記発振回路は発振容量を有し、上記選択手段は、上記温度補償回路の温度補償機能を有効状態にする場合には、その温度補償回路に発振容量の値を上記温度検出回路によって検出される温度に依存して変化させるようにし、その温度補償機能を無効状態にする場合には、上記発振容量を所定の容量値に固定する手段を有するようによい。

その発振容量は印加電圧に応じて容量値が変化する可変容量を有し、上記温度補償回路は、その可変容量への印加電圧を変化させて発振容量の値を変化させる手段を有するとよい。

その場合、上記選択手段は、上記発振容量を所定の容量値に固定するときには、上記可変容量への印加電圧を所定の値に固定する手段を有するとよい。

あるいは、上記発振容量は複数の固定容量を有し、上記温度補償回路は、その複数の固定容量の接続状態を変化させて発振容量を変化させる手段を有するようにしてもよい。

その場合、上記選択手段は、発振容量を所定の容量値に固定するときには、上記可変容量を発振容量に含まれないように切り離す手段を有するとよい。

これらの温度補償型発振器において、上記選択手段の選択状態を制御するための制御情報を記憶する選択情報記憶回路を設けるとよい。

また、上記温度補償回路の温度補償データを記憶する補償データ記憶回路を設けるのが望ましい。

上記選択情報記憶回路と補償データ記憶回路の両方を設けてもよく、その場合その両回路を一体の記憶回路（例えば、1個の不揮発性メモリ）で構成することができる。

上記選択手段の選択状態を制御する制御情報を外部から入力するための制御情報入力端子を設けてもよい。その制御情報入力端子は、この温度補償型発振器を構成するパッケージに設けた外部端子であってもよい。

上記選択情報記憶回路が所定の導電パターンからなり、その導電パターンが切断されることにより選択手段の選択状態を制御するための情報を記憶するものであってもよい。

## 図面の簡単な説明

第1図は、この発明による温度補償型発振器の第1の実施形態の構成を示すブロック回路図である。

第2図は、その発振回路の異なる例を示す回路図である。

第3図は、同じく発振回路のさらに異なる例を示す回路図である。

第4図は、この発明による温度補償型発振器の第2の実施形態の構成を示すブロッ

ク回路図である。

第5図は、第4図における可変分周回路の一例を示すブロック図である。

第6図は、同じくその可変分周回路による分周数データM、Nと分周比（逡倍数）および出力信号の周波数の関係の一例を示す図である。

第7図は、この発明による温度補償型発振器の第3の実施形態の構成を示すブロック回路図である。

第8図は、温度補償型発振器のパッケージの一例を示す概略断面図である。

第9図は、従来の温度補償型発振器の構成例を示すブロック回路図である。

#### 発明を実施するための最良の形態

この発明をより詳細に説明するために、添付図面にしたがってこの発明の好ましい実施の形態を説明する。

##### 〔第1の実施形態〕

第1図はこの発明による温度補償型発振器の第1の実施形態の構成を示すブロック回路図であり、第8図及び第9図と同様な部分には同じ符号を付してあり、それらの説明は省略する。

この第1図に示す温度補償型発振器は、第9図に示した従来例と同様な出力線25および出力端子26を有する発振回路20と、温度検出回路18及び温度補償回路30を備えている。さらに、この実施形態に特有のものとして、選択手段である選択回路40と、その選択状態を制御するための制御情報を記憶する選択情報記憶回路（不揮発性メモリ）50と、一定電圧V<sub>k</sub>を出力する定電圧発生回路51とを備えている。

また、選択情報記憶回路50とは別に、選択回路40の選択状態を制御するための制御情報を入力する制御情報入力端子を、第8図に示したパッケージ10の外部に外部端子52として設けている。この制御情報入力端子は、パッケージ本体11の内部に設けてもよい。

選択回路40は、一対のトランスマッションゲート41、42と、3入力のNAND



D回路43と、2個のインバータ（NOT回路）44、45によって構成されている。

そして、温度補償回路30の出力である制御電圧 $V_c$ は、一方のトランスミッションゲート41を介して発振回路20の第7図に示した抵抗 $R_1$ 、 $R_2$ の共通接続点に印可される。定電圧発生回路51の出力である一定電圧 $V_k$ は、他方のトランスミッションゲート42を介して、同じく発振回路20の抵抗 $R_1$ 、 $R_2$ の共通接続点に印加される。

選択情報記憶回路50は3ビットの選択情報を出力し、そのビット1とビット3の出力はそのまま3入力のNAND回路43の2つの入力となり、ビット2の出力はインバータ44によって反転されてNAND回路43の残る一つの入力となる。したがって、選択情報記憶回路50から出力される選択情報が“101”のときにのみ、NAND回路43の3つの入力が全て“1”になるのでその出力が“0”になる。

このNAND回路43の出力は、トランスミッションゲート41の負論理側のゲートとトランスミッションゲート42の正論理側のゲートに直接印加され、また、トランスミッションゲート41の正論理側のゲートと、トランスミッションゲート42の負論理側のゲートにインバータ45で反転されて印加される。

そのため、選択情報記憶回路50から出力される選択情報が“101”のときにのみ、トランスミッションゲート41がオンになり、トランスミッションゲート42はオフになるので、温度補償回路30から出力する制御電圧 $V_c$ がトランスミッションゲート41を通過して発振回路20へ印加され、第9図に示した抵抗 $R_1$ 、 $R_2$ を介して電圧制御型可変容量23、24に印加されるため、その発振容量の値が温度に依存して変化し、発振回路20の発振周波数を一定に保つように温度補償される。

選択情報記憶回路50から出力される選択情報が“101”以外ときには、トランスミッションゲート42がオンになり、トランスミッションゲート41はオフになるので、定電圧発生回路51から出力する一定電圧 $V_k$ がトランスミッションゲート42を通過して発振回路20へ印加され、第9図に示した抵抗 $R_1$ 、 $R_2$ を介して電圧制御型可変容量23、24に印加されるため、その発振容量の値はその一定電圧に

応じた所定の容量値に固定され、発振回路 20 の発振周波数の温度補償はなされない。

したがって、選択回路 40 は、選択情報記憶回路 50 から出力される 3 ビットを選択情報に基いて、発振回路 20 に対して温度補償回路 30 からの制御電圧  $V_c$  を供給して温度補償機能を有効にするか、または定電圧発生回路からの一定（固定）電圧  $V_k$  を供給して温度補償機能を無効にするかを選択する。

この選択回路 40 の切り換えは、外部端子 52 に制御情報としてハイレベル “1” の信号（電圧）を印可するか、ローレベル “0” の信号（電圧）を印可することによっても行なうことができる。

この外部端子 52 のような制御情報入力端子を設けた場合には、第 1 図における選択情報記憶回路 50 と選択回路 40 内の NAND 回路 43 とインバータ 44 を省略してもよい。

この温度補償型発振器よれば、発振回路 20 の水晶片の初期調整および温度補償データを作成して記憶させる調整作業は、パッケージ内に水晶片と発振回路及び温度補償回路等を構成する IC チップなどを実装して温度補償型発振器を完成した状態で、その発振回路 20 を動作させて行なうことができる。その調整時には、選択情報記憶回路 50 の選択情報を “101” 以外にしておくことにより、温度補償機能を無効にし、発振回路 20 を所定の発振容量で発振動作させる。

その調整作業のステップは次のようになる。

① パッケージ（例えば第 8 図に示したパッケージ本体 11）内に、発振回路 20 及び第 1 図に示した各回路を構成する IC チップを実装し、次いで水晶片を実装する。

② パッケージを基準温度（一般に室温：25℃）に保ち、その温度補償型発振器の温度補償機能を無効にして単純な発振器として動作させ、その発振周波数をネットワークアナライザなどでモニタしながら、イオンビーム等で水晶片表面の電極膜を除去して所望の発振周波数  $f_0$  になるように調整する。

③ パッケージにカバーを取付け、水晶片を気密封止する。

④ パッケージを複数の温度にさらし、その各温度状態で発振周波数を測定して、所

望の発振周波数  $f_0$  との差を測定する。

⑤その測定値に基いて温度補償データを作成し、それを I C チップの補償データ記憶回路（不揮発性メモリ）に書き込む。

この調整後に、選択情報記憶回路 50 の選択情報を “1 0 1” にすれば、温度補償機能が有効になり、温度補償型発振器として正常に動作可能になり、超小型の温度補償型発振器が完成する。

したがって、発振回路を実際の使用状態と同様に発振させながら、水晶片の温度特性を温度補償回路の影響を受けずに正確に調整でき、且つその後の補償データの作成とそれを補償データ記憶回路に記憶させる作業も、続けて適切に行なうことができる。そのため、温度補償型発振器の調整工程の簡素化と高精度化を図ることができる。

ステップ②で、パッケージを基準温度（一般に室温：25℃）に保つのは、パッケージを恒温槽に入れて調整作業を行なうとよい。

ステップ④で、パッケージを複数の温度状態にさらすのも、恒温槽の設定温度を順次変化させるか、異なる温度に設定した複数の恒温槽に順次パッケージを収納すればよい。その測定温度範囲は、この発振器の動作保証温度範囲であり、例えばマイナス40℃～プラス100℃の間の適宜のポイント（例えば11ポイント程度）とする。

水晶片の基準周波数の調整は、予め水晶片の表面に銀等の金属膜を蒸着して、共振周波数を基準周波数より低めにする膜厚（厚め）に形成しておき、その水晶片表面の電極膜にイオンガンを用いてイオンビームを照射したり、スパッタエッチングを行ったりして、電極膜の質量を僅かずつ減少させることによって行う。

なお、発振回路の振動子として、水晶片に代えて他の圧電素子を使用する場合も同様である。

A T カット水晶片を振動子とする発振回路の発振周波数の温度特性はほぼ3次曲線になるため、基準温度で発振周波数が所望の周波数  $f_0$  になるように調整しても、環境温度が変化すると発振周波数がずれてしまう。そのため、使用保証温度範囲の下限から上限までの間で実際に温度を変化させて、その各温度状態（測定ポイント）で発振回路

の実際の発振周波数すなわち出力端子26に出力される信号の周波数を測定し、所望の発振周波数 $f_0$ との差を測定する。

そして、その差を0にするための制御電圧 $V_c$ を温度補償回路30で発生させるのに必要な温度補償データを算出して、第9図に示した補償データ記憶回路（不揮発性メモリ）31に温度データに対応させて書き込む。

なお、測定ポイントは多い方が精度の高い温度補償データを作成できるが、測定時間が長くなってしまうので、適当数（例えば11ポイント程度）の温度状態での測定結果からその発振回路の温度特性の3次曲線を推定して、各測定ポイント間の温度に対する温度補償データも補間して作成し、それを補償データ記憶回路に書き込むようにするとよい。

#### 〔発振回路の異なる例1〕

次に、発振回路の異なる例、特にその発振容量とその容量可変手段の異なる例を第2図及び第3図に示す。

第2図に示す発振回路は、第9図に示した発振回路20と同様に、水晶片15とインバータ21と帰還抵抗22とを並列に接続し、その両接続点をそれぞれ発振容量を介して接地して、インバータ発振回路を構成している。しかし、その発振容量として、電圧制御型可変容量に代えて、複数の固定容量の並列回路を用いている。

すなわち、コンデンサ $C_1 \sim C_5$ をそれぞれスイッチ $S_1 \sim S_5$ を介して並列に接続した第1の容量アレイ27をインバータ21の入力側とアースとの間に設け、コンデンサ $C_6 \sim C_{10}$ をそれぞれスイッチ $S_7 \sim S_{10}$ を介して並列に接続した第2の容量アレイ28とし、インバータ21の出力側とアースとの間に設けている。各スイッチ $S_1 \sim S_{10}$ には、MOS-FET等のスイッチング素子を使用するとよい。

この場合、温度補償回路には第9図に示したD/A変換回路に代えて、補償データ記憶回路31から温度検出回路18による温度検出データに対応する補償データを読み出して、発振回路のスイッチ $S_1 \sim S_{10}$ のON/OFF状態を制御する可変のスイッチ制御信号を出力する回路を設ける。

また、第1図に示した定電圧発生回路51に変えて、発振回路のスイッチS1～S10のうちの所定のスイッチ（例えば、スイッチS1～S3とS6～S8）をONにし、他のスイッチはOFFにする固定のスイッチ制御信号を発生する回路を設け、その固定のスイッチ制御信号と上述した温度補償回路が発生する可変のスイッチ制御信号のいずれかを選択手段によって選択して、発振回路のスイッチS1～S10の各制御電極に印加して、そのON/OFFを制御するようにする。

そして、初期調整時に温度補償機能を無効にする際には、選択手段によって上記固定のスイッチ制御信号を選択して発振回路に入力させ、例えばスイッチS1～S3とS6～S8をONにして他のスイッチはOFFにする。それによって、第1の容量アレイ27の容量値はコンデンサS1～S3の並列回路の容量値に固定され、第2の容量アレイ28の容量値はコンデンサS6～S8の並列回路の容量値に固定される。したがって、発振容量は温度変化に関係なく一定となる。

初期調整後、温度補償機能を有効にするときには、選択手段によって温度補償回路からの可変のスイッチ制御信号を選択して発振回路に入力させ、第1の容量アレイ27のスイッチS1～S5及び第2の容量アレイ28のスイッチS6～S10のそれぞれ1個以上を選択的にONにする。それによって、第1の容量アレイ27及び第2の容量アレイ28の有効なコンデンサの組み合わせ（接続状態）を変え、各容量アレイ27、28の容量値（発振容量）を温度変化に依存して変化させる。

例えば、前述のように第1の容量アレイ27のスイッチS1～S3と第2の容量アレイ28のS6～S8をONにして、コンデンサC1～C3、コンデンサC6～C8がそれぞれ並列接続された状態を基準状態とすると、その状態からスイッチS1又はS2あるいはその両方をOFFにし、スイッチS6又はS7あるいはその両方をOFFにすると、第1の容量アレイ27及び第2の容量アレイ28による各容量値は減少する。また、標準状態から、スイッチS4又はS5あるいはその両方をONにし、スイッチS9又はS10あるいはその両方をONにすると、第1の容量アレイ27及び第2の容量アレイ28による各容量値は増加する。

さらに、第 1 の容量アレイ 2 7 及び第 2 の容量アレイ 2 8 を構成するコンデンサの数及びその各コンデンサの容量値を適宜選定し、その接続状態を変化させることによって、発振容量をかなり細かく制御して発振周波数の温度補償を行うことができる。

〔発振回路の異なる例 2〕

第 3 図に示す発振回路は、第 9 図に示した発振回路 2 0 における電圧制御型可変容量 2 3, 2 4 にそれぞれ直列にスイッチ S 1 1, S 1 2 を介挿し、それらと並列にそれぞれコンデンサ C a とスイッチ S 1 3 の直列回路、およびコンデンサ C b とスイッチ S 1 4 の直列回路を接続している。コンデンサ C a, C b は固定容量である。C c, c d は直流分カット容量である。

そして、初期調整時に温度補償機能を無効にする際には、選択回路によってスイッチ S 1 1, S 1 2 を OFF にして、スイッチ S 1 3, S 1 4 を ON にすることにより発振容量はコンデンサ C a, C b の容量値に固定される。このとき電圧制御型可変容量 2 3, 2 4 は、発振容量に含まれないように切り離された状態になる。

初期調整後、温度補償機能を有効にするときには、選択回路によってスイッチ S 1 1, S 1 2 を ON にし、スイッチ S 1 3, S 1 4 を OFF にすることにより、電圧可変型容量 2 3, 2 4 が発振容量となり、温度補償回路からの制御電圧が抵抗 R 1, R 2 を介して印加され、その各容量値が温度変化に依存して変化するため、発振周波数の温度補償を行うことができる。

なお、これらの発振回路においても、振動子として水晶片に代えて他の圧電素子を使用することもできる。

〔第 2 の実施形態〕

次に、この発明による温度補償型発振器の第 2 の実施形態を第 4 図によって説明する。第 4 図において、第 1 図及び第 9 図と同等な部分には同一の符号を付してあり、それらの説明は省略する。但し、この実施形態における温度補償回路の補償データ記憶回路 3 1 と選択情報記憶回路 5 0 は一体の記憶回路であり、1 個の不揮発性メモリ 1 9 を兼用し、その記憶領域の殆どを補償データ記憶回路 3 1 として使用し、一部を

選択情報記憶回路50として使用している。

この第4図に示す温度補償型発振器は、発振回路20と出力線25との間に可変分周回路60を設け、選択手段として、第1の選択回路40Aと第2の選択回路40Bとを設けている。この第1、第2の選択回路40A、40Bは同じ回路構成であり、第2の選択回路40Bに示すように、デジタルゲート回路47、48と、3入力のAND回路46と、2個のインバータ（NOT回路）44、49によって構成されている。

選択情報記憶回路50が出力する3ビットの選択情報のうちビット1とビット3の出力はそのまま3入力のAND回路46の2つの入力となり、ビット2の出力はインバータ44によって反転されてAND回路46の残る一つの入力となる。したがって、選択情報記憶回路50から出力される選択情報が“101”のときにのみ、AND回路46の3つの入力が全て“1”になるのでその出力が“1”になる。選択情報記憶回路50から出力される選択情報が“101”以外ときには、AND回路46の出力は“0”になる。

このAND回路46の出力は、デジタルゲート回路47の制御端子Cに直接印加され、また、デジタルゲート回路48の制御端子Cへはインバータ49で反転されて印加される。

#### 【0033】

そのため、この第2の選択回路40Bは、選択情報記憶回路50から出力される選択情報が“101”のときにのみ、デジタルゲート回路47がオンになりデジタルゲート回路48はオフになるので、温度補償回路30'の補償データ出力回路33から入力する可変の分周数データDcを選択して可変分周回路60へ出力し、選択情報記憶回路50から出力される選択情報が“101”以外ときには、デジタルゲート回路48がオンになりデジタルゲート回路47はオフになるので、ROM52から入力する固定の分周数データDkを選択して可変分周回路60へ出力する。

第1の選択回路40Aもこれと全く同じ構成であり、選択するのがスイッチ制御デ

ータ  $S_c$ 、 $S_k$  で、選択したスイッチ制御データの出力先が発振回路 20 である点が異なるだけである。

温度補償回路 30' の補償データ出力回路 33 は、温度検出回路 18 によって検出される温度のデータに応じて、補償データ記憶回路 31 の補償データを参照して、温度補償を行うための可変のスイッチ制御信号（デジタルデータ） $S_c$  と分周数データ  $D_c$  とを出力し、それぞれ第 1、第 2 の選択回路 40A、40B のデジタルゲート回路 47 へ入力させる。

一方、読み出し専用メモリである ROM52 には、固定のスイッチ制御信号（デジタルデータ） $S_k$  と分周数データ  $D_k$  とが予め記憶されており、図示を省略している読み出し回路によってその各データを読み出して、それぞれ、第 1、第 2 の選択回路 40A、40B のデジタルゲート回路 48 へ入力させる。

そこで、第 1 の選択回路 40A は、選択情報記憶回路 50 から出力される選択情報が“101”のときにのみ、温度補償回路 30' の補償データ出力回路 33 から入力する可変のスイッチ制御信号  $S_c$  を選択して発振回路 20 へ出力し、選択情報記憶回路 50 から出力される選択情報が“101”以外ときには、ROM52 から入力する固定のスイッチ制御信号  $S_k$  を選択して発振回路 20 へ出力する。

発振回路 20 は、例えば第 2 図に示したように、発振容量として多数のコンデンサをスイッチを介して並列に設けた第 1、第 2 の容量アレイ 27、28 を用いた回路であり、その各スイッチ  $S_1 \sim S_{10}$  の ON/OFF を第 1 の選択回路 40A から出力されるスイッチ制御信号（デジタルデータ） $S_c$  又は  $S_k$  によって制御することにより、その発振容量を制御して発振周波数を可変することができる。第 2 図に示したスイッチ  $S_1 \sim S_{10}$  としては MOS 型アナログスイッチ等の 1 ビットのデジタル信号で ON/OFF を制御できる電子スイッチを用いる。

可変分周回路 60 としては公知の回路を使用するが、その一例を第 5 図によって説明する。この可変分周回路 60 は、リファレンスデバイダ 61、位相比較器 62、ローパスフィルタ（以下「LPF」と略称する）63、電圧制御型発振回路（以下「V



COJ」と略称する) 64、フィードバックデバイダ65、および出力バッファ66によって構成されている。

そして、発振回路20からの発振出力信号をリファレンスデバイダ61によって分周して、位相比較器62に基準信号として入力する。一方、VCO64の発振信号がフィードバックデバイダ65によって分周されて、位相比較器62に比較信号として入力する。位相比較器62はその二つの入力信号の位相差に応じた電圧を出力し、それがLPF63を介してVCO64に供給され、VCO64の発振周波数を制御する。そのVCOの発振信号が出力バッファ66を介して出力線25に出力される。

リファレンスデバイダ61とフィードバックデバイダ65は、いずれも可変の整数値で分周できるプログラマブルデバイダである。

この可変分周回路60の出力信号の周波数 $f_o$ は、発振回路20からの発振出力信号の周波数を $f_c$ とすると、リファレンスデバイダ61の分周数 $M$ とフィードバックデバイダ65の分周数 $N$ とによって決り、その関係は次式で示される。

$$f_o = f_c \times N / M$$

リファレンスデバイダ61は入力信号の周波数を $1/M$ に分周して出力し、フィードバックデバイダ65は入力信号の周波数を $1/N$ に分周して出力する。

$N/M$ が分周比（この場合は通倍数）であり、分周数 $M$ と $N$ の値によって任意に設定できる。例えば、 $M=N=100$ を基準値として、分周数 $M$ と $N$ の値を第6図に示すように変化させることにより、分周比（通倍数）を1.000から0.005刻みで増加させたり減少させたりすることができる。

したがって、発振回路20からの発振出力信号の周波数を $f_c$ が20MHzであった場合、出力信号の周波数 $f_o$ を、20MHzを基準にして0.1MHz刻みで増減させることができる。

そこで、第4図に示したROM52に記憶させる固定の分周数データ $D_k$ を分周数 $M$ と $N$ によって構成して $M=N=100$ とし、補償データ出力回路33から出力する可変の分周数データ $D_c$ も分周数 $M$ と $N$ によって構成して第6図に示したようにすれ

ば、第4図における第2の選択回路40BがROM52からの固定の分周数データD<sub>k</sub>を選択して可変分周回路60に入力させたときには、 $M=N=100$ であるから、分周比は1.000となり、出力信号の周波数 $f_o$ は、発振回路20からの発振出力信号の周波数 $f_c$ と同じ（第6図の例では20MHz）になる。

第4図における第2の選択回路40Bが補償データ出力回路33から出力する可変の分周数データD<sub>c</sub>を選択して可変分周回路60に入力させたときには、分周数データD<sub>c</sub>を構成する分周数MとNの値によって、分周比を種々に変化させることができ、第6図に示した例では、分周比（通倍数）を1.000から0.005刻みで増加させたり減少させたりして、出力信号の周波数 $f_o$ を20MHzを基準にして0.1MHz刻みで増減させることができる。

この分周比（通倍数）の最小可変幅（刻み幅）及び最大可変範囲は、分周数MとNの選択によって任意に設定することができる。

この実施形態によっても、発振回路20の水晶片の共振周波数を調整し、補償データを作成して補償データ記憶回路31に記憶させるまでの初期調整時には、選択情報記憶回路50の3ビットの選択情報が“101”以外の状態になっている。

したがって、第1の選択回路40AはROM52から入力する固定のスイッチ制御信号S<sub>k</sub>を選択して発振回路20へ出力する。また、第2の選択回路40BもROM52から入力する固定の分周数データD<sub>k</sub>を選択して可変分周回路60へ出力する。

それによって、発振回路20はその固定のスイッチ制御信号S<sub>k</sub>によって、例えば第2図に示したスイッチS<sub>1</sub>～S<sub>3</sub>とS<sub>6</sub>～S<sub>8</sub>だけがONになって他のスイッチはOFFになる。

そのため、第1の容量アレイ27の容量値はコンデンサS<sub>1</sub>～S<sub>3</sub>の並列回路の容量値に固定され、第2の容量アレイ28の容量値はコンデンサS<sub>6</sub>～S<sub>8</sub>の並列回路の容量値に固定される。これが標準状態で、発振容量は温度変化に関係なく一定となり、発振出力信号の周波数 $f_c$ は水晶片15の温度特性によって多少変動するが温度補償はなされない。

一方、可変分周回路60は、固定の分周数データ $D_k$ の $M=N=100$ によって、分周比が1.000に固定され、出力線に出力する信号の周波数 $f_o$ は発振回路20の発振出力信号の周波数 $f_c$ と同じになり、ここでも温度補償はなされない。すなわち、この時は温度補償機能は無効になり、第4図に示した温度補償型発振器は単なる発振器として動作する。

調整作業が完了すると、補償データ記憶回路31への最後の補償データの書き込み時あるいはその直後に、同じ不揮発性メモリ19内の選択情報記憶回路50に選択情報として“101”を書き込む。

それによって、選択情報記憶回路50が出力する選択情報が“101”になり、第1の選択手段40Aは温度補償回路30'の温度補償データ出力回路33からの可変のスイッチ制御信号 $S_c$ を選択して発振回路20へ出力する。また、第2の選択回路40Bも補償データ出力回路33からの可変の分周数データ $D_c$ を選択して可変分周回路60へ出力する。

発振回路20は、その固定のスイッチ制御信号 $S_c$ によって、例えば第2図に示した第1の容量アレイ27のスイッチ $S_1 \sim S_5$ 及び第2の容量アレイ28のスイッチ $S_6 \sim S_{10}$ のそれぞれ1個以上を選択的にONにする。したがって、第1の容量アレイ27及び第2の容量アレイ28の有効なコンデンサの組み合わせ（接続状態）を変え、各容量アレイ27、28の容量値（発振容量）を温度変化に依存して変化させ、発振回路20の発振信号の周波数 $f_c$ が温度によって変動するのを補償するように調整する。

また、可変分周回路60は、入力される分周数データ $D_c$ を構成する分周数 $M$ と $N$ の値によって分周比を変化させ、出力信号の周波数 $f_o$ を、 $f_c \times N/M$ にして出力する。第6図に示した例では出力信号の周波数を20MHzを基準にして0.1MHz刻みで増減させることができる。

このように、温度補償機能を有効にしたときには、発振回路20における発振容量の値の調整と、可変分周回路60における分周比（逡倍数）の調整の組み合わせによ

って、水晶片の温度特性に基く発振周波数の変動を補償して、常に一定周波数の出力信号を出力端子26に出力させることができる。

この実施形態においても、発振回路20の振動子として、水晶片に代えて他の圧電素子を使用することもできる。

### 〔第3の実施形態〕

次に、この発明による温度補償型発振器の第3の実施形態を第7図によって説明する。第7図において、第1図と同等な部分には同一の符号を付してあり、それらの説明は省略する。

この第7図に示す温度補償型発振器は、その選択回路40'が第1図に示した選択回路40からNAND回路43とインバータ44を除いた回路であり、第1図に示した温度補償型発振器における不揮発性メモリによる選択情報記憶回路50に代えて、所定の導電パターン56を用いた選択情報記憶回路55を設けている。なお、第1図における外部端子52は設けていない。

その導電パターン56は、例えば第8図に示したパッケージ本体11内あるいは外部の初期調整完了時に外部から操作できる部位に設けた絶縁基板上に形成される。そして、その一端を正の電源ライン57に接続し、他端は抵抗58を介して接地される。その導電パターン56と抵抗58との接続点であるP点の電圧レベルを2値の選択情報として選択回路40'に出力し、それを図示のようにトランスミッションゲート41、42の各ゲートに直接あるいはインバータ45によって反転して印加する。

初期状態では選択情報記憶回路55の導電パターン56が導通しており、P点の電圧レベルはハイ“1”であるから、選択回路40'のトランスミッションゲート42がONになり、トランスミッションゲート41はOFFになっている。したがって、定電圧発生回路51が出力する一定電圧 $V_k$ がトランスミッションゲート42を通して発振回路20に供給され、発振回路20の発振容量の値を所定容量値に固定するので、温度補償機能は無効になる。

初期調整が完了した後、選択情報記憶回路55の導電パターン56を切断すると、

P 点の電圧レベルが接地レベルすなわちロー “0” になるので、選択回路 40' のトランスミッションゲート 41 が ON になり、トランスミッションゲート 42 は OFF になる。したがって、温度補償回路 30 が温度検出回路 18 による温度検出信号に応じて出力する制御電圧  $V_c$  が、トランスミッションゲート 41 を通して発振回路 20 に供給され、発振回路 20 の発振容量値を温度変化に依存して変化させる。

それによって、環境温度が変動しても発振周波数すなわち出力線 25 を通して出力端子 26 に出力される信号の周波数を一定に保持するように、温度補償機能が有効に作用する。

#### 〔実施形態の変更例〕

前述した第 1, 第 2 の実施形態では、選択情報記憶回路 50 の選択情報を “101” にすることによって温度補償機能を有効にしているが、これに限定するものではなく、どのようなデータをその選択情報として用いてもよいし、そのデータの桁数の任意である。但し、一般に選択情報記憶回路 50 を構成する不揮発性メモリ等は、初期状態でのデータがすべて “1” またはすべて “0” になる確率が高いので、上述の選択情報としては “111” や “000” を避けて設定した方が好ましい。

#### 産業上の利用可能性

以上説明してきたように、この発明による温度補償型発振器は、パッケージ内に水晶片等の圧電素子と IC チップなどを実装して温度補償型発振器を構成した状態で、その発振回路を動作させて圧電素子自体の温度特性を正確に調整することができる。

また、その後の補償データの作成とそれを補償データ記憶回路に記憶させる作業も、続けて適切に行うことができ、調整工程の簡素化と高精度化を図ることができる。

したがって、この発振器を組み込む携帯用移動通信器などの性能向上を、コストアップすることなく実現することができる。

## 請 求 の 範 囲

1. 温度変化に伴って発振周波数が増加する発振回路と、  
該発振回路の発振出力に基いて信号を出力する出力線と、  
前記発振回路近傍の温度状態を検出する温度検出回路と、  
該温度検出回路からの出力に基づいて前記出力線に出力される信号の周波数を略一定値に保つための温度補償回路と  
を有する温度補償型発振器において、  
前記温度補償回路の温度補償機能を有効状態にするか無効状態にするかを選択する  
選択手段を設けたことを特徴とする温度補償型発振器。
2. 請求の範囲第1項記載の温度補償型発振器において、  
前記発振回路と前記出力線との間に可変分周回路を設け、  
前記選択手段は、前記温度補償回路の温度補償機能を有効状態にする場合には、該  
温度補償回路に、前記可変分周回路の分周比を前記温度検出回路によって検出される  
温度に依存して変化させるようにし、該温度補償機能を無効状態にする場合には、前  
記分周回路の分周比を所定の値に固定する手段を有することを特徴とする温度補償型  
発振器。
3. 請求の範囲第1項又は第2項記載の温度補償型発振器において、  
前記発振回路は発振容量を有し、  
前記選択手段は、前記温度補償回路の温度補償機能を有効状態にする場合には、該  
温度補償回路に、前記発振容量の値を前記温度検出回路によって検出される温度に依  
存して変化させるようにし、該温度補償機能を無効状態にする場合には、前記発振容  
量を所定の容量値に固定する手段を有することを特徴とする温度補償型発振器。
4. 請求の範囲第3項に記載の温度補償型発振器において、  
前記発振容量は印加電圧に応じて容量値が増加する可変容量を有し、前記温度補償

回路は、該可変容量への印加電圧を変化させて前記発振容量の値を変化させる手段を有することを特徴とする温度補償型発振器。

5. 請求の範囲第3項に記載の温度補償型発振器において、

前記発振容量は複数の固定容量を有し、前記温度補償回路は、その複数の固定容量の接続状態を変化させて前記発振容量を変化させる手段を有することを特徴とする温度補償型発振器。

6. 請求の範囲第4項に記載の温度補償型発振器において、

前記選択手段は、前記発振容量を所定の容量値に固定するときには、前記可変容量への印加電圧を所定の値に固定する手段を有することを特徴とする温度補償型発振器。

7. 請求の範囲第4項に記載の温度補償型発振器において、

前記選択手段は、前記発振容量を所定の容量値に固定するときには、前記可変容量を前記発振容量に含まれないように切り離す手段を有することを特徴とする温度補償型発振器。

8. 請求の範囲第1項乃至第7項のいずれか一項に記載の温度補償型発振器において、

前記選択手段の選択状態を制御するための制御情報を記憶する選択情報記憶回路を設けたことを特徴とする温度補償型発振器。

9. 請求の範囲第1項乃至第8項のいずれか一項に記載の温度補償型発振器において、

前記温度補償回路の温度補償データを記憶する補償データ記憶回路を設けたことを特徴とする温度補償型発振器。

10. 請求の範囲第1項乃至第7項のいずれか一項に記載の温度補償型発振器において、

前記選択手段の選択状態を制御するための制御情報を記憶する選択情報記憶回路と、前記温度補償回路の温度補償データを記憶する補償データ記憶回路とを設け、前記選

択情報記憶回路と前記補償データ記憶回路とが一体の記憶回路であることを特徴とする温度補償型発振器。

1 1. 請求の範囲第 1 項乃至第 1 0 項のいずれか一項に記載の温度補償型発振器において、

前記選択手段の選択状態を制御する制御情報を外部から入力するための制御情報入力端子を設けたことを特徴とする温度補償型発振器。

1 2. 請求の範囲第 1 1 項に記載の温度補償型発振器において、

前記制御情報入力端子は、この温度補償型発振器を構成するパッケージに設けた外部端子であることを特徴とする温度補償型発振器。

1 3. 請求の範囲第 8 項に記載の温度補償型発振器において、


前記選択情報記憶回路が所定の導電パターンからなり、該導電パターンが切断されることにより前記選択手段の選択状態を制御するための情報を記憶するものであることを特徴とする温度補償型発振器。






2/7

第 2 図




第 3 図




3/7

第4図



4/7

第5図



5/7


## 第 6 図

分周数データ		分周比 (逡倍数)	出力信号の 周波数(MHz)
M	N		
⋮	⋮	⋮	⋮
102	100	1.020	20.4
203	200	1.015	20.3
101	100	1.010	20.2
201	200	1.005	20.1
100	100	1.000	20.0
199	200	0.995	19.9
99	100	0.990	19.8
197	200	0.985	19.7
98	100	0.980	19.6
⋮	⋮	⋮	⋮

増  
↑  
fc  
↓  
減


6 / 7

第7図




7/7

第 8 図



第 9 図



# INTERNATIONAL SEARCH REPORT

International Application No.

PCT/JP03/00422

A. CLASSIFICATION OF SUBJECT MATTER  
Int.Cl.<sup>7</sup> H03B5/32

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)  
Int.Cl.<sup>7</sup> H03B5/30-5/42

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched  
Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2003  
Kokai Jitsuyo Shinan Koho 1971-2003 Jitsuyo Shinan Toroku Koho 1996-2003

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 58-173488 A (Daini Seikosha Kabushiki Kaisha), 12 October, 1983 (12.10.83), (Family: none)	1, 7-13 2-6
X	JP 56-97896 A (Suwa Seikosha Kabushiki Kaisha), 06 August, 1981 (06.08.81), (Family: none)	1, 9, 11, 12
Y	JP 4-335704 A (Seiko Epson Corp.), 24 November, 1992 (24.11.92), (Family: none)	2, 5, 9
Y	JP 3-280605 A (Sony Corp.), 11 December, 1991 (11.12.91), (Family: none)	4, 6

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

\* Special categories of cited documents:  
"A" document defining the general state of the art which is not considered to be of particular relevance  
"E" earlier document but published on or after the international filing date  
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  
"O" document referring to an oral disclosure, use, exhibition or other means  
"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention  
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art  
"&" document member of the same patent family

Date of the actual completion of the international search  
11 March, 2003 (11.03.03)

Date of mailing of the international search report  
25 March, 2003 (25.03.03)

Name and mailing address of the ISA/  
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.



# INTERNATIONAL SEARCH REPORT

International Application No.

PCT/JP03/00422

## C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 8-186442 A (Citizen Watch Co., Ltd.), 16 July, 1996 (16.07.96), (Family: none)	4, 6
Y	JP 54-89255 U (Tokyo Shibaura Electric Co., Ltd.), 23 June, 1979 (23.06.79), (Family: none)	3, 4, 7
Y	JP 1-317004 A (Citizen Watch Co., Ltd.), 21 December, 1989 (21.12.89), (Family: none)	5
Y	JP 2001-57509 A (Seiko Epson Corp.), 27 February, 2001 (27.02.01), (Family: none)	2, 5, 9
Y	JP 63-312704 A (Kinseki Kabushiki Kaisha), 21 December, 1988 (21.12.88), (Family: none)	2, 4, 9
Y	JP 8-8740 A (Seiko Epson Corp.), 12 January, 1996 (12.01.96), (Family: none)	2, 11-13

A. 発明の属する分野の分類 (国際特許分類 (IPC))  
Int. Cl<sup>7</sup> H03B5/32

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))  
Int. Cl<sup>7</sup> H03B5/30-5/42

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2003年
日本国登録実用新案公報	1994-2003年
日本国実用新案登録公報	1996-2003年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y	JP 58-173488 A (株式会社第二精工舎) 1983. 10. 12 (ファミリーなし)	1, 7-13 2-6
X	JP 56-97896 A (株式会社諏訪精工舎) 1981. 08. 06 (ファミリーなし)	1, 9, 11, 12

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

\* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの  
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの  
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)  
「O」 口頭による開示、使用、展示等に言及する文献  
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの  
「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの  
「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの  
「&」 同一パテントファミリー文献

国際調査を完了した日

11. 03. 03

国際調査報告の発送日

25.03.03

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)  
郵便番号 100-8915  
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)  
板橋 通孝

5W

7829

電話番号 03-3581-1101 内線 6511

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 4-335704 A (セイコーエプソン株式会社) 1992. 11. 24 (ファミリーなし)	2, 5, 9
Y	JP 3-280605 A (ソニー株式会社) 1991. 12. 11 (ファミリーなし)	4, 6
Y	JP 8-186442 A (シチズン時計株式会社) 1996. 07. 16 (ファミリーなし)	4, 6
Y	JP 54-89255 U (東京芝浦電気株式会社) 1979. 06. 23 (ファミリーなし)	3, 4, 7
Y	JP 1-317004 A (シチズン時計株式会社) 1989. 12. 21 (ファミリーなし)	5
Y	JP 2001-57509 A (セイコーエプソン株式会社) 2001. 02. 27 (ファミリーなし)	2, 5, 9
Y	JP 63-312704 A (キンセキ株式会社) 1988. 12. 21 (ファミリーなし)	2, 4, 9
Y	JP 8-8740 A (セイコーエプソン株式会社) 1996. 01. 12 (ファミリーなし)	2, 11-13